课程安排
一、介绍Vitis,Ultra96开发板和入手实验
1.Vitis软件平台原理、软件界面和开发流程介绍，包括各组件功能、软件安装、软件和硬件仿真、相关工具Vivado、Petalinux、HLS和SDK及它们之间的关系。
2.Ultra96开发板介绍，镜像安装和升级,硬件搭建和网络配置。
.用Vitis创建HelloWorld、Memory、设备测试和FSBL镜像启动等项目并在开发板上运行。
二、介绍HLSC++硬件加速和IP封装原理、HLS软件，并通过GUI和Tcl创建HLS若干实验，熟悉了解HLS技术
1.VivadoHLS硬件加速原理、开发流程、HLS软件、加速方法pipeline和unroll。
2.使用VivadoHLSGUI界面创建HLSC++项目，C仿真验证，高水平综合，RTL验证并打包成IP核。
.学习Tcl命令，使用Tcl命令创建、验证、综合和打包HLSC++项目，并比较不同优化方法的Latency、Interval和资源利用率。
4.（选项）学习使用IP集成器设计调用和打包IP核，创建一个项目包含Tcl生成的两个IP核，调用一个XilinxFFTIP核，打包并验证设计。
三、学习Xilinx定制嵌入式Linux软件工具Petalinux软件及重要概念
1、Petalinux开发软件、控制文件、开发命令和开发流程介绍，。
2、构建底层工具Make命令、Makefile、CMake和Autotools概念、程序和实验。
、使用Petalinux生成最简Ultra96Linux系统。
4、（选项）构建PetaLinux软件的Yocto架构和BitBake工具学习和实验。
四、定制一个完整的Ultra96v2异构加速平台。
实验：设计制作Wifi和DPU功能的Ultra96v2Vitis异构加速平台，以下内容各约一个小时
1.使用vivado设计含Wifi和DPU功能的Ultra96v2硬件平台。
2.使用Petalinux定制含Wifi和DPU功能的Ultra96v2Linux软件平台。
.使用Vitis设计含Wifi和DPU功能的Ultra96v2异构加速平台。
五、学习使用Vitis软件GUI和命令行开发基于RTL、C、C++或OpenCLC的FPGA硬件加速项目，进行评估、分析和优化，部分实验在ultra96开发板上运行
实验一、使用Vitis创建RTL向量加法器项目，并运用VitisAnalyzer对时间线和DDR传输性能进行分析。
实验二、使用VitisC++/OpenCL分别使用界面方法和使用命令行创建向量加法器项目，由Vitis调用VivadoHLS生成硬件kernel，运行仿真，并在开发板上进行测试。